교육명 | Verilog-HDL을 활용한 FPGA 디지털회로 설계 |
---|---|
교육기간 | 2일 (2022-11-29 ~ 2022-11-30) |
교육시간 | 총 16시간(1일 8H) (09:00 ~ 17:30) |
교육인원 | 13명 |
교육장소 | 한국공학대학교내 강의실 |
특이사항 | * 대규모기업의 경우 80% 지원, 20% 교육비 (57,810원) 자부담 * 그 외 기업은 전액 정부 지원 (교육비 및 교재 등) * 개인 노트북 지참 필요 (50G 이상의 HDD 공간 필요) * 실습장비 : FSK-III (Xilinx FPGA기반 개발보드, 리버트론제작) - 2인 1EA * S/W : Xilinx 홈페이지에서 Vivado De |
교육개요 | ● Verilog HDL 문법 습득 ● 조합회로 및 순차회로 설계 습득 ● 응용회로 설계 습득 |
교육내용 | |||||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
* 교육일정 및 커리큘럼은 강사 등 사정에 따로 일부 변동 될 수 있사오니 사전에 인력양성팀에 문의해 주시기 바랍니다.
|