교육명 | 시스템반도체 집적회로 설계(Layout 과정) |
---|---|
교육기간 | 2일 (2024-10-31 ~ 2024-11-01) |
교육시간 | 총 12시간(1일 6H) (10:00 ~ 17:00) |
교육인원 | 10명 |
교육장소 | 한국공학대학교내 강의실 |
특이사항 | * 대규모기업의 경우 80% 지원, 20% 교육비 (42,580원) 자부담 * 그 외 기업은 전액 정부 지원 (교육비 및 교재 등) * 실습이 포함된 과정이므로 정원이 한정되어 있습니다. (신청 마감시 대기자로 등록됩니다.) |
교육개요 | [교육 대상] ● 시스템 반도체 설계 분야 직무능력 향상을 희망하는 재직자 ● 반도체 회로 설계 지식이 필요로 되는 관련 업체 종사자 ● 전자회로, 반도체 회로 설계 등 관련업체 임직원 [교육 개요] ● Full-custom 방식의 CMOS 집적회로 설계 과정의 이해 및 기술습득 ● 기본적인 회로 설계방법 및 레이아웃 테크닉 등 습득 ● 반도체 설계 S/W 실습 (Cadence사 Spectre 및 Virtuoso) |
교육내용 | ||||||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
* 교육일정 및 커리큘럼은 강사 등 사정에 따로 일부 변동 될 수 있사오니 사전에 인력양성팀에 문의해 주시기 바랍니다.
|